

วงจรรองความถี่ต่ำผ่านอันดับที่ 2 สำหรับการวัดคลื่นไฟฟ้าหัวใจที่กินกำลังงาน 1.35 nW

ความกว้างพลวัต 66.02 dB

A 1.35-nW 66.02-dB DR Second-Order Lowpass Filter for ECG Acquisition

พลลภ พันธุ์ปรีชา^{1*} และ ประจวบ ปวงราษฎร์¹

¹สถาบันวิศวกรรมไฟฟ้าและอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์และเทคโนโลยี มหาวิทยาลัยเทคโนโลยีมหานคร

panlop@mut.ac.th*, prajwab@mut.ac.th

บทคัดย่อ

บทความนี้นำเสนอวงจรรองความถี่ต่ำผ่านอันดับ 2 ที่กินกำลังงานต่ำระดับนาโนวัตต์สำหรับเครื่องวัดคลื่นไฟฟ้าหัวใจแบบพกพา วงจรที่นำเสนอมีโครงสร้างที่พัฒนามาจากวงจรตามแรงดันที่ทำงานในย่านต่ำกว่าแรงดันขีดเริ่ม ทั้งนี้ก็เพื่อที่จะลดผลกระทบของบอดี้ที่มีต่ออัตราขยายไฟตรงที่ทำให้สัญญาณเอาต์พุตที่ออกมาจากวงจรถูกลดทอนขนาดลง วงจรที่นำเสนอใช้วิธีการที่ไม่ซับซ้อนในการลดผลกระทบของบอดี้จึงส่งผลให้วงจรมีโครงสร้างที่กะทัดรัด และกินพื้นที่บนชิปไอซีน้อย ผลจำลองการทำงานโดยใช้เทคโนโลยีกระบวนการผลิตซีมอสในระดับ $0.18 \mu\text{m}$ แสดงให้เห็นว่าค่าความกว้างพลวัตของวงจรมีค่า 66.02 dB และค่าสัญญาณรบกวนที่ถูกลบผ่านกลับมายังอินพุตมีค่า $35.35 \mu\text{V}_{\text{rms}}$ ในขณะที่วงจรกินกำลังงานเพียงแค่ 1.35 nW

คำสำคัญ: วงจรรองความถี่ต่ำ วงจรกำลังงานต่ำ ทรานซิสเตอร์มอสเฟต การวัดคลื่นไฟฟ้าหัวใจ

Abstract


This paper presents a nanowatt low-power second-order lowpass filter for portable ECG monitors. The proposed circuit is an adaptation of the subthreshold-Source-Follower lowpass structure to minimize the body effect on the DC gain, which can cause the output signal to be attenuated. The circuit's simple method for minimizing the body effect results in a compact structure and a small chip area. Simulation results using a $0.18 \mu\text{m}$ CMOS process technology show a dynamic range of 66.02 dB and an input-referred noise of $35.35 \mu\text{V}_{\text{rms}}$, while the circuit consumes only 1.35 nW.

Keywords: Lowpass filter, Low-power circuit, MOSFET transistor, Electrocardiogram

1. บทนำ

อุปกรณ์ชีวการแพทย์แบบพกพาที่ใช้พลังงานต่ำมีความสำคัญในชีวิตประจำวันของบุคคลหรือผู้ป่วยที่ต้องการรับรู้ข้อมูลสุขภาพของตนเองตลอดเวลา ดังนั้นการลดการใช้พลังงานของอุปกรณ์ชีวการแพทย์แบบ

พกพาจะทำให้ยืดเวลาการใช้งานอุปกรณ์ [1] และมักจะหลีกเลี่ยงความเสียหายของเนื้อเยื่อจากความร้อนในระบบฝังภายในหรือติดภายนอกร่างกายมนุษย์ได้ ในระบบอุปกรณ์ชีวการแพทย์เหล่านี้ วงจรรองความถี่ต่ำ (Lowpass Filter : LPF) เป็นหนึ่งในองค์ประกอบที่สำคัญที่สุดซึ่งมักใช้เพื่อปรับปรุงคุณภาพสัญญาณของระบบอุปกรณ์ชีวการแพทย์พกพาดังรูปที่ 1




รูปที่ 1 บล็อกไดอะแกรมของระบบชีวการแพทย์

สำหรับการประมวลผลสัญญาณชีวการแพทย์บางประเภท เช่น การตรวจจับสัญญาณหัวใจ จำเป็นต้องใช้วงจร LPF ที่มีความถี่ตัดที่ต่ำพิเศษ เพื่อจำกัดช่วงความถี่ที่ใช้งาน และเนื่องจากสัญญาณชีวการแพทย์โดยเฉพาะสัญญาณคลื่นไฟฟ้าหัวใจ (Electrocardiogram : ECG) มีลักษณะเฉพาะ คือ ขนาดและความถี่ของสัญญาณที่ต่ำ จึงต้องการวงจร LPF ที่มีสัญญาณรบกวนอ้างอิงด้านอินพุต (Input-Referred Noise : IRN) ที่ต่ำ และมีอัตราขยายที่ไม่ต่ำกว่าหนึ่งหรือ 0 dB เพื่อไม่ให้ไปลดทอนขนาดสัญญาณที่ออกมาจากวงจรขยายส่วนหน้า (Preamplifier) ที่ผ่านมา มีการออกแบบวงจร LPF โดยใช้เทคนิคต่างๆ ยกตัวอย่างเช่น การใช้วงจรกรองแบบสวิตช์-ตัวเก็บประจุ (Switched-capacitor filter) [2] ซึ่งมีข้อดีคือ สามารถปรับความถี่ตัดได้ง่ายโดยการเปลี่ยนค่าของสวิตช์ แต่การสวิตช์ตัวเก็บประจุก็สามารถสร้างสัญญาณรบกวนทางไฟฟ้าได้ ซึ่งอาจส่งผลกระทบต่อประสิทธิภาพของวงจรอื่นๆ ที่อยู่ใกล้เคียง ส่วนวงจร RC แบบแอคทีฟที่ใช้ออปแอมป์ (Operational Amplifier : Op Amp) ตัวต้านทาน และตัวเก็บประจุจะมีความเป็นเชิงเส้นสูง มีการกินพื้นที่บนชิปไอซีมาก อีกทั้งวงจรดังที่กล่าวมาแล้วแต่มีการกินกำลังงานมาก จึงได้มีการนำเสนอวงจร LPF ที่กินกำลังงานต่ำในระดับนาโนวัตต์เพื่อให้เหมาะสมกับการใช้งานในอุปกรณ์แบบพกพาขึ้น ซึ่งวงจร LPF ที่ถูกนำเสนอใน [4] ก็เป็นหนึ่งในวงจรที่มีคุณสมบัติเหมาะสมกับการนำไปใช้งาน แต่วงจรก็มีข้อจำกัดบางประการที่ยังสามารถถูกนำมาทำการปรับปรุงได้ ดังนั้นในบทความนี้จึงได้นำเอาวงจร LPF ที่ถูกนำเสนอใน [4] มาพัฒนาต่อยอดเพื่อทำให้วงจรมีประสิทธิภาพที่ดีขึ้นกว่าเดิม

*ผู้ประพันธ์บรรณกิจ

2. คุณสมบัติของวงจรที่ถูกนำมาใช้เพื่อทำเป็นต้นแบบ



รูปที่ 2 วงจรกรองความถี่ต่ำผ่านอันดับ 2 ที่นำเสนอใน [4] (ก) วงจรที่ไม่ได้ชดเชยอัตราขยาย (ข) วงจรที่ได้ทำการชดเชยอัตราขยาย


วงจรต้นแบบที่จะถูกนำมาใช้สร้างเป็นวงจรกรองความถี่ที่นำเสนอในบทความนี้มีโครงสร้างเป็นดังแสดงในรูปที่ 2(ก) [4] โดยวงจรดังกล่าวมีโครงสร้างเป็นแบบวงจรตามแรงดันที่ทำงานในย่านต่ำกว่าแรงดันขีดเริ่ม (Subthreshold-Source-Follower : SSF) ซึ่งสร้างจากทรานซิสเตอร์เอ็นมอส (NMOS Transistor) ประกอบเข้ากับตัวเก็บประจุ 2 ตัว เพื่อทำให้เกิดเป็นวงจรกรองความถี่ต่ำผ่านอันดับ 2

เพื่อพิจารณาจากโครงสร้างของวงจรในรูปที่ 2(ก) นี้ จะเห็นได้ว่าวงจรมีโครงสร้างที่เล็กกะทัดรัด อีกทั้งยังไม่จำเป็นต้องมีวงจร (Common-Mode Feedback : CMFB) มาประกอบเพิ่มเติมด้วย อย่างไรก็ตามจะเห็นได้ว่าขาบอดี้ (Body) ของทรานซิสเตอร์เอ็นมอสทุกตัวในวงจรนี้จะต้องถูกต่อเข้ากับแรงดันต่ำสุดของวงจร ซึ่งในวงจรก็คือกราวด์ (Ground) จึงส่งผลทำให้เกิด ผลกระทบของบอดี้ (Body Effect) ที่มีผลทำให้ค่าอัตราขยายไฟตรง (DC Gain) ของวงจรนี้มีค่าต่ำกว่า 1 โดยเมื่อมองในแง่ของขนาดของสัญญาณเอาต์พุตที่ได้ออกมาจากวงจรดังกล่าวนี้ก็จะมีความถี่ที่ต่ำกว่าสัญญาณอินพุตที่ป้อนเข้าไปเมื่อพิจารณาในช่วงส่งผ่านความถี่ (Passband) นอกจากนี้ยังส่งผลกระทบต่อค่า IRN มีค่าที่แยลง

ดังนั้นในบทความ [4] จึงได้นำเสนอวิธีการชดเชยอัตราขยายไฟตรงที่มีค่าต่ำกว่า 1 ด้วยการต่อวงจรขยายผลต่าง (Differential Pair) เข้าไปเพื่อเพิ่มเส้นทางให้อัตราขยายไฟตรงมีค่าเพิ่มขึ้น และใช้ตัวต้านทานต่อเข้ากับซอร์ส (Source-Degenerated Resistor) เพื่อเพิ่มความเป็นเชิงเส้นของวงจรด้วย โดยโครงสร้างของวงจรดังกล่าวนี้แสดงได้ดังรูปที่ 2(ข)

อย่างไรก็ตามเมื่อพิจารณาจากวิธีการปรับปรุงค่าอัตราขยายไฟตรงดังกล่าวจะเห็นได้ว่าค่อนข้างมีความยุ่งยากซับซ้อนและทำให้เกิดการกินกำลังเพิ่มขึ้น อีกทั้งยังทำให้เกิดการกินพื้นที่บนวงจรรวมเพิ่มขึ้นด้วย ในบทความนี้จึงได้นำเสนอแนวทางในการปรับปรุงค่าอัตราขยายไฟตรงของวงจรในรูปที่ 2(ก) ใหม่ โดยไม่ทำให้เกิดการกินกำลังงานเพิ่มมากนัก และยังกินพื้นที่บนวงจรรวมเพิ่มขึ้นอีกเพียงเล็กน้อยเท่านั้น ซึ่งเป็นข้อได้เปรียบเมื่อเปรียบเทียบกับวิธีการปรับปรุงค่าอัตราขยายไฟตรงที่นำเสนอใน [4] ด้วย


3. วงจรกรองความถี่ต่ำผ่านที่นำเสนอ



รูปที่ 3 วงจรกรองความถี่ใน [7] ที่สร้างจากทรานซิสเตอร์พีมอส

ในการปรับปรุงวงจรในรูปที่ 2(ก) นี้ เริ่มต้นจากการเปลี่ยนทรานซิสเตอร์เอ็นมอสให้เป็นทรานซิสเตอร์พีมอส (PMOS Transistor) ก่อน ดังแสดงในรูปที่ 3 [7] ทั้งนี้ก็เพื่อที่จะลดผลกระทบของบอดี้ที่เกิดจากทรานซิสเตอร์เอ็นมอสให้หมดสิ้นไป เนื่องจากเป็นที่ทราบกันดีว่าถ้าทำการสร้างวงจรด้วยเทคโนโลยีบ่อเอ็น (n-well Process) จะทำให้เราสามารถต่อขาซอร์ส (Source) กับขาบอดี้ของทรานซิสเตอร์พีมอสแต่ละตัวเข้าด้วยกันได้ จึงทำให้ผลกระทบของบอดี้ถูกกำจัดทิ้งไป ส่งผลให้อัตราขยายไฟตรงมีค่าเท่ากับ 1 ในทางอุดมคติได้

แต่ทว่าในทางปฏิบัติวงจรในรูปที่ 3 นี้ก็ยังคงมีผลกระทบที่เกิดจากค่าความนำที่เอาต์พุต (Output Conductance : g_{ds}) ของทรานซิสเตอร์พีมอสอยู่ ซึ่งก็จะส่งผลกระทบต่อค่าอัตราขยายไฟตรง ทำให้ค่าอัตราขยายไฟตรงนี้ยังมีค่าต่ำกว่า 1 ได้เช่นกัน



รูปที่ 4 วงจรกรองความถี่ที่ได้รับการปรับปรุงค่าอัตราขยายไฟตรง

ดังนั้นในบทความนี้จึงได้นำเสนอการปรับปรุงให้ค่าอัตราขยายไฟตรงของวงจรในรูปที่ 3 มีค่าไม่ต่ำกว่า 1 เพื่อมิให้เกิดการลดทอนสัญญาณเอาต์พุตที่ออกมาจากวงจรด้วยวิธีการที่ง่ายกว่าวงจรในรูปที่ 2(ข) โดยได้ทำการเพิ่มทรานซิสเตอร์เอ็นมอสที่ต่อเป็นไดโอด (Diode-Connected Transistor) 2 ตัว เข้าไปดังแสดงในรูปที่ 4 และเมื่อพิจารณาจากวงจรดังกล่าวจะเห็นได้ว่าขาบอดี้ของทรานซิสเตอร์เอ็นมอสทั้งสองนี้จะถูกต่อเข้ากับกราวด์ ทำให้ไม่เกิดผลกระทบของบอดี้เกิดขึ้นที่ตัวทรานซิสเตอร์เอ็นมอสทั้งสอง ซึ่งจะส่งผลทำให้ทรานซิสเตอร์เอ็นมอสนี้ทำหน้าที่จ่ายกระแส

เพิ่มเติมไปยังตัวเก็บประจุ C_2 ที่ต่ออยู่ที่เอาต์พุต ทำให้อัตราขยายไฟตรงของวงจรไม่เพียงแต่มีค่าไม่ต่ำกว่าหนึ่ง แต่ยังมีค่ามากกว่า 1 ได้อีกด้วย

เมื่อทำการวิเคราะห์วงจรในรูปที่ 4 ที่สัญญาณขนาดเล็ก โดยสมมติให้ทรานซิสเตอร์เอ็นมอสและพีมอสมีคุณสมบัติเหมือนกัน และไม่คิดผลของการมอดูเลตความยาวช่องสัญญาณ (Channel-length modulation) จะทำให้ได้ฟังก์ชันถ่ายโอนของวงจรเป็น

$$H(s) = \frac{\frac{g_m^2 (g_m + g_{mb})}{+C_1 C_2 (2g_m + g_{mb})}}{s^2 + \frac{(2C_2 g_m + 2C_1 g_m) g_m}{+C_1 C_2 (2g_m + g_{mb})} s + \frac{g_m^3}{+C_1 C_2 (2g_m + g_{mb})}} \quad (1)$$

ซึ่งจะได้ค่าอัตราขยายไฟตรง H_0 และค่าความถี่ตัด f_c เป็น

$$H_0 = 1 + \frac{g_{mb}}{g_m} \quad (2)$$

$$f_c = \frac{\sqrt{g_m^3}}{2\pi \sqrt{C_1 C_2 (2g_m + g_{mb})}} \quad (3)$$

โดยที่ g_m คือ ค่าการส่งผ่านความนำ (Transconductance) ของทรานซิสเตอร์เอ็นมอสและพีมอส ส่วน g_{mb} คือ ค่าการส่งผ่านความนำบอดี้ (Bulk Transconductance) ของทรานซิสเตอร์เอ็นมอส

เมื่อพิจารณาจาก (3) จะเห็นได้ว่าค่าอัตราขยายไฟตรงของวงจรที่นำเสนอในรูปที่ 4 นี้ มีค่ามากกว่า 1 ได้ตามที่ได้ออกแบบไว้ และสามารถกำหนดความถี่ตัดได้จากค่าตัวเก็บประจุ C_1 และ C_2 และค่ากระแสไบแอส I_B นอกจากนี้เมื่อค่าอัตราขยายไฟตรงมีค่ามากกว่า 1 ก็จะมีผลกระทบต่ค่า IRN ให้ดีขึ้นอีกด้วย


ยิ่งไปกว่านั้นจะเห็นได้ว่าแนวทางในการปรับปรุงค่าอัตราขยายไฟตรงของวงจรที่นำเสนอจะ ไม่ทำให้เกิดการกินกำลังงานเพิ่มขึ้นมากนัก รวมทั้งยังกินพื้นที่บนวงจรรวมเพิ่มขึ้นอีกเพียงเล็กน้อยเมื่อเปรียบเทียบกับวิธีการปรับปรุงค่าอัตราขยายไฟตรงที่นำเสนอใน [4] ที่มีความยุ่งยากซับซ้อนกว่า รวมถึงการกินกำลังงานและพื้นที่บนวงจรรวมที่มากกว่านั่นเอง

3. ผลจำลองการทำงาน

ในบทความนี้ได้ทำการจำลองการทำงานของวงจรที่นำเสนอตามรูปที่ 4 โดยใช้เทคโนโลยีกระบวนการผลิตซิลิคอนในระดับ $0.18 \mu\text{m}$ ซึ่งทรานซิสเตอร์ M_1 - M_6 มีขนาด $10 \mu\text{m} / 4 \mu\text{m}$ ส่วนแหล่งจ่ายกระแสไบแอส I_B กำหนดค่าไว้ที่ 0.45 nA สำหรับแหล่งจ่ายไฟเลี้ยง V_{DD} และแรงดันอินพุตโหมดร่วม (Input common-mode voltage) V_{cm} ถูกกำหนดให้มีค่าเท่ากับ 1.5 V และ 0.3 V ตามลำดับ เมื่อคำนวณกำลังงานของวงจรที่รวมแหล่งจ่ายกระแสไบแอสแล้วจะได้ค่าเท่ากับ 1.35 nW

เมื่อทำการจำลองการทำงานของวงจรในรูปที่ 4 โดยออกแบบให้ค่าความถี่ตัดของวงจรต่ำสุดมีค่าเท่ากับ 250 Hz ซึ่งกำหนดให้ค่าตัวเก็บ


ประจุ C_1 และ C_2 ของวงจรมีค่าเท่ากับ 4 pF และ 2 pF ตามลำดับ จะทำให้ได้ค่าผลตอบแทนเชิงความถี่ทางขนาดของวงจรเป็นดังแสดงในรูปที่ 6



รูปที่ 6 ผลตอบสนองทางขนาดของวงจรกรองที่นำเสนอ


จะเห็นได้ว่าผลจำลองการทำงานได้ค่าความถี่ตัดเท่ากับ 257.04 Hz ซึ่งเบี่ยงเบนไปจากค่าที่ออกแบบไว้เล็กน้อย อันเป็นผลมาจากการละเลยค่าการมอดูเลตความยาวช่องสัญญาณของทรานซิสเตอร์แต่ละตัว และสังเกตว่าค่าอัตราขยายไฟตรงของวงจรที่นำเสนอมีค่ามากกว่า 0 dB อีกด้วย ซึ่งจะส่งผลให้ค่า IRN มีค่าที่ลดลงเมื่อเปรียบเทียบกับวงจรในรูปที่ 2

ต่อมาได้ทำการจำลองการทำงานเพื่อดูความถูกต้องและสมรรถนะของวงจรในโดเมนเวลา โดยทำการป้อนสัญญาณอินพุตเป็นสัญญาณไซน์แบบผลต่างที่มีขนาด 200 mV_p และความถี่ 100 Hz จะได้ผลจำลองการทำงานเป็นดังรูปที่ 7



รูปที่ 7 สัญญาณเอาต์พุตของวงจรกรองที่นำเสนอ

รูปที่ 8 แสดงสเปกตรัมของสัญญาณเอาต์พุตเพื่อดูค่าความเพี้ยนฮาร์โมนิกที่ 3 (Third harmonic distortion : HD3) ที่ได้จากสัญญาณในรูปที่ 7 จากผลจำลองการทำงานแสดงให้เห็นว่าค่า HD3 ของสัญญาณเอาต์พุตที่ความถี่อยู่ในช่วงความถี่ผ่านจะมีค่าน้อย



รูปที่ 8 สเปกตรัมของสัญญาณเอาต์พุต

สุดท้าย ตารางที่ 1 เป็นการสรุปค่าพารามิเตอร์ต่าง ๆ ของวงจรกรองความถี่ที่นำเสนอในบทความนี้ เปรียบเทียบกับค่าพารามิเตอร์ในบทความอื่น ๆ ที่ผ่านมา ซึ่งจะเห็นว่าวงจรที่นำเสนอมีลักษณะเด่นที่แตกต่างจากวงจรอื่นที่นำมาเปรียบเทียบคือ ค่าอัตราขยายไฟตรงที่มีค่ามากกว่า 1 ซึ่งส่งผลให้ค่า IRN มีค่าต่ำไปด้วยและค่า DR ที่สูงที่สุดในกลุ่มเช่นกัน นอกจากนี้วงจรที่นำเสนอยังสามารถทำงานได้โดยกินกำลังงานเพียงแค่ 1.35 nW โดยมีค่าแสดงประสิทธิภาพ (Figure of merit : FoM) น้อยที่สุดเมื่อเปรียบเทียบกับบทความที่ผ่านมา ซึ่ง FoM มีค่าเท่ากับ

$$FoM = \frac{P}{N \times f_c \times 10^{\frac{DR}{10}}}$$

โดยที่ P คือ ค่าการกินกำลังงาน N คือ ค่าอันดับของวงจรกรองความถี่ f_c คือ ค่าความถี่ตัด และ DR คือ ย่านการทำงานพลวัต [7]

4. สรุป

บทความนี้นำเสนอวิธีการปรับปรุงค่าอัตราขยายไฟตรงในวงจรกรองความถี่ต่ำผ่านที่ง่ายกว่าวิธีการที่ได้ถูกนำเสนอไว้ใน [4] โดยวิธีการดังกล่าวจะอาศัยผลกระทบของบอดี้ของทรานซิสเตอร์เอนมอสทำหน้าที่จ่ายกระแสเพิ่มเติมไปยังตัวเก็บประจุ C₂ ที่ต่ออยู่ที่เอาต์พุต ทำให้อัตราขยายไฟตรงของวงจรที่นำเสนอมีค่ามากกว่า 1 โดยนอกจากขนาดของสัญญาณเอาต์พุตที่ออกมาจากวงจรจะไม่ถูกลดทอนแล้ว ยังส่งผลทำให้ค่า IRN ที่ได้มีค่าลดลงอีกด้วย

เอกสารอ้างอิง

- [1] F. Zhang, J. Holleman, and B. P. Otis, "Design of ultra-low power biopotential amplifiers for biosignal acquisition applications," IEEE Trans. Biomed. Circuits Syst., vol. 6, no. 4, pp. 344–355, Aug. 2012

- [2] W. Sansen and P. M. Van Peteghem, "An area-efficient approach to the design of very-large time constants in switched-capacitor integrators," IEEE JSSC, vol. SC-19, pp. 772–780, Oct. 1984.
- [3] J. Silva-Martínez and J. Salcedo-Suñer, "IC voltage-to-current transducers with very-small transconductance," Analog Integrated Circuits Signal Proc., vol. 13, pp. 285–293, 1997.
- [4] Tan-Tan Zhang, Pui-In Mak, "15-nW Biopotential LPFs in 0.35-μm CMOS Using Subthreshold-Source-Follower Biquads With and Without Gain Compensation" IEEE Trans. Biomed. Circuits Syst., vol. 7, no. 5, pp. 690–702, Oct. 2013.
- [5] H. Wu, J. Chen, X. Liu, W. Zou, J. Yang, and M. Sawan, "An Energy-Efficient Small-Area Configurable Analog Front-End Interface for Diverse Biosignals Recording," IEEE Transactions on Biomedical Circuits and Systems, vol. 17, no. 4, pp. 818–830, 2023.
- [6] S. Y. Peng et al., "A Power-Efficient Reconfigurable OTA-C Filter for Low-Frequency Biomedical Applications," IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 65, no. 2, pp. 543–555, 2018.
- [7] S. Thanapitak et al., "A 38.4 nW, 1.2 V, 250-Hz, 2nd-Order gm – C LPF With Degenerative SCP Transconductors Achieving 800-mVPP Input Range and 82.1- μVrms IRN for ECG Acquisition," in IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 72, no. 1, pp. 3–7, Jan. 2025.



potential amplifier

พัลลภ พันธุ์ปรัชรัตน์ จบการศึกษาวิศวกรรมศาสตรดุษฎีบัณฑิต มหาวิทยาลัยเทคโนโลยีมหานคร ปัจจุบันเป็นอาจารย์ สถาบันวิศวกรรมไฟฟ้าและอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์และเทคโนโลยี มหาวิทยาลัยเทคโนโลยีมหานคร ดำรงตำแหน่งผู้ช่วยศาสตราจารย์ สาขาวิศวกรรมไฟฟ้า หัวข้องานวิจัยที่สนใจ ECG and bio-



คือ Low-voltage and low power analog circuit

ประจวบ ปวงนง จบการศึกษาวิศวกรรมศาสตรดุษฎีบัณฑิต สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ปัจจุบันเป็นอาจารย์สถาบันวิศวกรรมไฟฟ้าและอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์และเทคโนโลยี มหาวิทยาลัยเทคโนโลยีมหานคร หัวข้องานวิจัยที่สนใจ

ตารางที่ 1 การเปรียบเทียบกับค่าพารามิเตอร์ต่าง ๆ

Parameter	This work	TBCAS 2023 [5]	TCSI 2018 [6]	TBCAS 2013 [4]
V_{DD} (V)	1.5	0.5/1.2	1.8	3
Tech. (μm)	0.18	0.04	0.35	0.35
Order	2	2	2	4
f_C (Hz)	257	260	2k	100
DC gain (dB)	1.15	-0.02	> 0	0
IRN (μV_{rms})	35.35	46	86.3	29
Power (W)	1.35 n	126n	107.19n	15n
v_{in} (mV _p)	200	100	108	25
@ HD3 (dB)	@ -40	@ -40	@ -40	@ -60.7
& f_{in} (Hz)	& 100	& 60	& 10	& 60
DR (dB)	66.02	63.73	52.7	64.8
FoM ($\times 10^{-17}$ W/Hz)	0.065	10.3	14.4	1.2